Intégration d'un interposeur actif silicium pour l'élaboration de circuits électroniques complexes

• Main Author: Vianne, Benjamin
• Other Authors: Aix-Marseille
• Language: fr
• Published: 2016
• Subjects: Intégration 3D; Contraintes mécaniques dans les objets de petites dimensions; Simulations par éléments finis; 3D integration; Stress in objects with small dimensions; Finite element modelling
• Online Access: http://www.theses.fr/2016AIXM4327

L’intégration hétérogène de circuits électroniques sur un interposeur silicium offre de nouvelles perspectives dans l’élaboration de systèmes complexes pour les applications nécessitant de grandes bande-passantes. L’assemblage vertical de puces à très haute densité sur cette plate-forme silicium de grande taille pose néanmoins d’importants défis technologiques. Le cœur de cette étude se concentre plus particulièrement sur les problématiques thermo-mécaniques qui affectent le processus de fabrication de l’interposeur à de multiples échelles. À l’échelle macroscopique, la courbure importante découlant des contraintes dans les couches diélectriques minces complexifie l’assemblage. La caractérisation de ces déformations par une technique de "shadow moiré" sert à définir et valider une solution de compensation de la courbure via le dépôt de diélectriques en face arrière. Une stratégie de mesure des contraintes mésoscopiques par des capteurs de contraintes en rosette est ensuite déployée. L’étude montre l’adéquation des capteurs piézorésistifs pour la mesure des interactions puces-puces dans les assemblages de circuits tridimensionnels. Enfin, les contraintes thermomécaniques microscopiques induites par les vias de cuivre traversant l’interposeur sont cartographiées à grande échelle par nano-diffraction d’un rayonnement synchrotron. Ces mesures débouchent sur l’élaboration d’un modèle numérique prédictif et l’estimation des variations de mobilité des porteurs de charge autour des vias. Les principales barrières à l’adoption de l’interposeur ont été finalement identifiées et un panel d’outils a été développé afin de garantir une faisabilité de réalisation de futurs prototypes. === The heterogeneous integration of microelectronic chips on a silicon interposer offers new perspectives in the manufacturing of complex systems for high bandwidths applications. However, the high density vertical assembly of several chips on this silicon platform has proven to be technologically challenging. This study is especially focused on the thermo-mechanical issues which affect the manufacturing of the interposer at multiple scales. At macroscopic scale, the high curvature of the die, induced by stress in thin films, has a negative impact on various assembly processes. By using a thermal shadow moiré technique, the characterization of the thermo-mechanical deformations aims to define and validate a strategy of curvature compensation through the deposition of thin dielectric layers on the back-side of the die. The integration of stress sensors to depict the mesoscopic local stress in 3D assemblies is then investigated. The study demonstrates the ability of piezoresistive based sensors to measure chip/package interactions in a typical interposer assembly flow. Eventually, the thermo-mechanical stress at microscopic scale induced by the copper through silicon vias in a silicon interposer are mapped thanks to a nanodiffraction technique using synchrotron radiation. Corresponding experimental investigations allow to validate a predictive numerical model and estimate the mobility variations of charge carriers in silicon around the vias. Eventually, the main barriers to silicon interposer adoption have been identified and several tools were developed to ensure the feasibility of future prototypes.