| Summary: | Les convertisseurs électroniques de puissance sont voués à fonctionner sous des conditions applicatives de plus en plus sévères tout en respectant les impératifs d’efficacité énergétique et de fiabilité. Or, les besoins industriels tendent vers un plus haut niveau d’intégration fonctionnelle tout en améliorant le rapport qualité-prix. Dès lors, la solution utilisée pour le report des puces semi-conductrices est le siège de densités de courant importantes et d’un flux thermique élevé. La présence de défauts dans cette couche d’interconnexion peut conduire à la dégradation de ses performances et au vieillissement prématuré du composant. L’objectif de nos recherches est d’évaluer la pertinence d’une méthodologie basée sur la confrontation de simulations numériques et de campagnes expérimentales. L’objectif est d’améliorer la compréhension du comportement électrothermique en régime de conduction d’un transistor MOSFET en présence d’un void dans sa brasure. Dans cette manuscrite, nous présenterons la construction d’un modèle intégrant le couplage électrothermique de la partie active qui sera confronté à la réponse de résultats expérimentaux. Puis, une étude numérique basée sur la théorie des plans fractionnaires, qui minimise le nombre de simulations, sera exploitée afin de quantifier l’impact de la taille et de la position du défaut sur la réponse électrothermique du composant et de ses liaisons électriques. Les détails de la mise en place d’une étude expérimentale analogue permettront de mettre en perspective la complémentarité de cette approche. === Power converters nowadays are required to function under harsh conditions in meeting energy efficiency and reliability requirement. Whereas, industrial specifications tend toward a higher level of power integration in respect to the cost constraint. As a result, the die attach is one of the key elements in power module packaging because of high current densities and high heat flow which are transported through. Void formation in the die attach may lead to performance degradation and premature aging of the component. This study introduces a methodology based on the comparison of numerical simulations and experimental campaigns. The obtained results help to improve our understanding on the electro-thermal behaviour of MOSFETs with solder voids. In this thesis, we depict a finite element model in which electro-thermal coupling of a MOSFET active layer is taken in to account. Simulation results will be correlated to the experimental responses. Later on, a parametric numerical study based on the response surface method (RSM) which minimizes the number of simulations and future tests will be exploited to quantify the impact of void position and size on several selective performance criteria. A future serial experimental study in respect to the same RSM design is expected in prospect, in order to fulfil the complementarity for this approach.
|
|---|
