Etude de la robustesse de transistors JFET à base de SiC vis-à-vis de stress électriques
Les travaux de cette thèse ont été menés dans le cadre d’une collaboration entre les laboratoires SATIE et LTN IFSTTAR. Ils portent principalement, sur l’étude de la robustesse des composants JFET SiC de puissance pour des applications de découpage à haute fréquence, forte puissance surfacique et à...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | fr |
| Published: |
2012
|
| Subjects: | |
| Online Access: | http://www.theses.fr/2012DENS0015/document |