Méthode de conception rapide d’architecture massivement parallèle sur puce : de la modélisation à l’expérimentation sur FPGA
Les travaux présentés dans cette thèse s’inscrivent dans le cadre des recherches menés sur la conception et implémentation des systèmes sur puce à hautes performances afin d’accélérer et faciliter la conception ainsi que la mise en œuvre des applications de traitement systématique à parallélisme de...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | fr |
| Published: |
2010
|
| Subjects: | |
| Online Access: | http://www.theses.fr/2010LIL10101/document |