Layout-generator för sifferseriell tvåportsadaptor
Vid sifferseriell aritmetik används ett antal parallella bitar för varje siffra. För att jämföra prestanda och effektförbrukning i förhållande till antalet bitar behövde Institutionen för systemteknik (ISY) en layout-generator för att enkelt kunna generera layout för en sifferseriell tvåportsadaptor...
| Main Author: | |
|---|---|
| Format: | Others |
| Language: | Swedish |
| Published: |
Linköpings universitet, Institutionen för systemteknik
2002
|
| Subjects: | |
| Online Access: | http://urn.kb.se/resolve?urn=urn:nbn:se:liu:diva-1488 |