使用非同步輸入訊號以降低突波和功率之研究
碩士 === 國立清華大學 === 電機工程學系 === 99 === 近年來VLSI設計正邁向SoC的世代，使得降低電路中的功率消耗變成很迫切去達成的目標，因此有許許多多低功率的設計技術不斷被發展出來。低功率的設計主要根據 這個方程式，從降低方程式中的參數以實現降低功率消耗的目的。電路中功率的消耗還存在了突波功率和漏電功率兩方面之消耗，其中又以突波的功率消耗影響是較為顯著。然而本論文將朝向降低突波功率的消耗去設計，以達成降低功率的設計，為了完成此設計我們提出一套設計流程，將原本同步輸入訊號轉變為非同步輸入訊號的技巧。 當在電路設計中如果使用此非同步輸入的技巧後，可以有效去減...
| Main Authors: | , |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | en_US |
| Published: |
2011
|
| Online Access: | http://ndltd.ncl.edu.tw/handle/77069617236818745739 |