適用於診斷JPEG解碼器晶片之高階轉態延遲錯誤模擬器
碩士 === 國立清華大學 === 電機工程學系 === 98 === 隨著製程演進，讓我們可以在多核心處理器晶片上設計出平行程式系統。但因晶片面積增加，缺陷會讓整體系統良率下降，所以建立功能型式的缺陷模組顯得更加的重要。我們可以透過了解缺陷的錯誤行為，進一步診斷系統錯誤的位置，甚至使用可重組態軟體去修正這些系統錯誤。在這篇論文中，我們提出一個適用於診斷JPEG解碼多核心處理器晶片之轉態延遲錯誤模擬器，此方法能提高多核心處理器晶片的可靠度。首先，我們建立軟體轉態延遲錯誤模組及模擬器，可以有效模擬硬體結構延遲錯誤對多核心處理器晶片應用程式錯誤的影響，而且因為晶片中沒有加入處理器模組，所以沒有額外...
| Main Authors: | , |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | en_US |
| Published: |
2010
|
| Online Access: | http://ndltd.ncl.edu.tw/handle/04662218398617555356 |