A mixed-level power estimator forCMOS circuits using pattern compaction techniques
碩士 === 國立交通大學 === 電子工程學系 電子研究所 === 86
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | en_US |
| Published: |
1998
|
| Online Access: | http://ndltd.ncl.edu.tw/handle/mc88xh |
| Summary: | 碩士 === 國立交通大學 === 電子工程學系 電子研究所 === 86 |
|---|