Simulador de alta velocidade em FPGA de circuitos LUT de lógica combinacional de topologia arbitrária para algoritmos evolucionários
Este trabalho apresenta uma arquitetura para simulação de circuitos de lógica com binacional de topologia arbitrária, visando interfaceamento com algoritmos evolutivos para fins de geração de hardware. A implementação é em FPGA utilizando a técnica VRC. O simulador permite circuitos compostos por LU...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | Portuguese |
| Published: |
Universidade Tecnológica Federal do Paraná
2015
|
| Subjects: | |
| Online Access: | http://repositorio.utfpr.edu.br/jspui/handle/1/1175 |