Simulador de alta velocidade em FPGA de circuitos LUT de lógica combinacional de topologia arbitrária para algoritmos evolucionários

Simulador de alta velocidade em FPGA de circuitos LUT de lógica combinacional de topologia arbitrária para algoritmos evolucionários

Show other versions (1)

Este trabalho apresenta uma arquitetura para simulação de circuitos de lógica com binacional de topologia arbitrária, visando interfaceamento com algoritmos evolutivos para fins de geração de hardware. A implementação é em FPGA utilizando a técnica VRC. O simulador permite circuitos compostos por LU...

Full description

Bibliographic Details
Main Author: Cabrita, Daniel Mealha
Other Authors: Lima, Carlos Raimundo Erig
Language:Portuguese
Published: Universidade Tecnológica Federal do Paraná 2015
Subjects:
Arranjos de lógica programável em campo
Algorítmos genéticos
Computação evolutiva
Sistemas de computação virtual
Eletrônica digital
Simulação (Computadores digitais)
Engenharia elétrica
Field programmable gate arrays
Genetic algorithms
Evolutionary computation
Virtual computer systems
Digital electronics
Digital computer simulation
Electric engineering
Online Access:http://repositorio.utfpr.edu.br/jspui/handle/1/1175

Internet

http://repositorio.utfpr.edu.br/jspui/handle/1/1175

Similar Items