Simulador de alta velocidade em FPGA de circuitos LUT de lógica combinacional de topologia arbitrária para algoritmos evolucionários

• Main Author: Cabrita, Daniel Mealha
• Other Authors: Lima, Carlos Raimundo Erig
• Language: Portuguese
• Published: Universidade Tecnológica Federal do Paraná 2015
• Subjects: Arranjos de lógica programável em campo; Algorítmos genéticos; Computação evolutiva; Sistemas de computação virtual; Eletrônica digital; Simulação (Computadores digitais); Engenharia elétrica; Field programmable gate arrays; Genetic algorithms; Evolutionary computation; Virtual computer systems; Digital electronics; Digital computer simulation; Electric engineering
• Online Access: http://repositorio.utfpr.edu.br/jspui/handle/1/1175

Este trabalho apresenta uma arquitetura para simulação de circuitos de lógica com binacional de topologia arbitrária, visando interfaceamento com algoritmos evolutivos para fins de geração de hardware. A implementação é em FPGA utilizando a técnica VRC. O simulador permite circuitos compostos por LUTs de número de entradas parametrizável. A livre interconectividade entre as LUTs permite a construção de circuitos cíclicos. A arquitetura é modular e de interfaceamento simples. Alta performance é obtida através do uso de múltiplos módulos de simulação em paralelo, trazendo resultados que ultrapassam os obtidos em outros trabalhos utilizando DPR. === This work presents an architecture for simulation of combinational logic circuits of arbitrary topology, meant to be interfaced with evolutionary algorithms for hardware generation. It was implemented in FPGA using the VRC technique. The simulator allows for circuits composed of LUTs of parametrizable number of imputs. The free interconectivity between LUTs allows the construction of cyclic circuits. The architecture is modular and of simple interfacing. High performance is obtained by the use of multiple simulation modules in parallel, bringing results that surpass the ones obtained from other works based on DPR.