Plataforma de co-emulação de falhas em circuitos integrados.
Este trabalho apresenta uma plataforma e uma técnica para o melhoramento da eficiência da graduação de falhas stuck-at de padrões de teste através do uso de co-emulação de hardware. Os fabricantes de Circuitos Integrados continuamente buscam novas formas de testar seus dispositivos com o intuito...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | Portuguese |
| Published: |
Universidade de São Paulo
2011
|
| Subjects: | |
| Online Access: | http://www.teses.usp.br/teses/disponiveis/3/3142/tde-22032012-175408/ |