Redução de "jitter" de justificação na hierarquia digital sincrona

Redução de "jitter" de justificação na hierarquia digital sincrona

Orientador : Rege Romeu Scarabucci === Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica === Made available in DSpace on 2018-07-18T08:54:07Z (GMT). No. of bitstreams: 1 Fudoli_TaniaReginaTronco_M.pdf: 7393732 bytes, checksum: 998040acdd2f6b617d9e2cc0903c00...

Full description

Bibliographic Details
Main Author: Fudoli, Tania Regina Tronco
Other Authors: UNIVERSIDADE ESTADUAL DE CAMPINAS
Format: Others
Language:Portuguese
Published: [s.n.] 1992
Subjects:
Comunicações digitais
Multiplexação
Telecomunicações
Online Access:FUDOLI, Tania Regina Tronco. Redução de "jitter" de justificação na hierarquia digital sincrona. 1992. 167f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/261589>. Acesso em: 18 jul. 2018.
http://repositorio.unicamp.br/jspui/handle/REPOSIP/261589

Internet

FUDOLI, Tania Regina Tronco. Redução de "jitter" de justificação na hierarquia digital sincrona. 1992. 167f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/261589>. Acesso em: 18 jul. 2018.
http://repositorio.unicamp.br/jspui/handle/REPOSIP/261589

Similar Items