Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz

Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz

Orientador: Luiz Carlos Kretly === Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação === Made available in DSpace on 2018-07-24T00:05:19Z (GMT). No. of bitstreams: 1 Souza_DanielCardosode_M.pdf: 24727698 bytes, checksum: 802ba54b2fef69d2a43d...

Full description

Bibliographic Details
Main Author: Souza, Daniel Cardoso de
Other Authors: UNIVERSIDADE ESTADUAL DE CAMPINAS
Format: Others
Language:Portuguese
Published: [s.n.] 1998
Subjects:
Circuitos eletronicos - Projetos
Circuitos integrados digitais
Arsenieto de gálio
Circuitos integrados de altissima velocidade
Online Access:SOUZA, Daniel Cardoso de. Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz. 1998. 270p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259498>. Acesso em: 23 jul. 2018.
http://repositorio.unicamp.br/jspui/handle/REPOSIP/259498

Internet

SOUZA, Daniel Cardoso de. Projeto de um circuito integrado divisor de frequencias/contador de decada em tecnologia GaAs-familia DCFL - para operação com clock na faixa de 1 GHz. 1998. 270p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://www.repositorio.unicamp.br/handle/REPOSIP/259498>. Acesso em: 23 jul. 2018.
http://repositorio.unicamp.br/jspui/handle/REPOSIP/259498

Similar Items