TAB2VHDL: um ambiente de síntese lógica para máquinas de estados finitos

TAB2VHDL: um ambiente de síntese lógica para máquinas de estados finitos

Made available in DSpace on 2014-06-11T19:22:36Z (GMT). No. of bitstreams: 0 Previous issue date: 2002-09-19Bitstream added on 2014-06-13T19:28:11Z : No. of bitstreams: 1 tancredo_lo_me_ilha.pdf: 1818873 bytes, checksum: ed384d89dcc56a20c364164f7beef4f2 (MD5) === Este trabalho apresenta uma nova f...

Full description

Bibliographic Details
Main Author: Tancredo, Leandro de Oliveira [UNESP]
Other Authors: Universidade Estadual Paulista (UNESP)
Format: Others
Language:Portuguese
Published: Universidade Estadual Paulista (UNESP) 2014
Subjects:
Circuitos integrados - Simulação por computador
Circuitos integrados digitais
VHDL (Linguagem descritiva de hardware)
C (Linguagem de programação de computador)
Telecomunicações - Processamento de mensagens
FPGA
FSM
VHDL
HDL
Logic Synthesis
Online Access:http://hdl.handle.net/11449/87282

Internet

http://hdl.handle.net/11449/87282

Similar Items