Mecanismo de otimização para redução de potência estática de circuitos integrados baseado na técnica Dual-VTH

Mecanismo de otimização para redução de potência estática de circuitos integrados baseado na técnica Dual-VTH

Made available in DSpace on 2014-06-12T15:58:17Z (GMT). No. of bitstreams: 2 arquivo3360_1.pdf: 1861373 bytes, checksum: da4095d44ee2bf2199c241b47e6516e9 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2010 === Com o advento de novas tecnologias...

Full description

Bibliographic Details
Main Author: Pereira dos Santos, Rodolfo
Other Authors: Guilhermino da Silva Filho, Abel
Language:Portuguese
Published: Universidade Federal de Pernambuco 2014
Subjects:
Potência estática
CMOS
VLSI
Low-power
Online Access:https://repositorio.ufpe.br/handle/123456789/2443

Internet

https://repositorio.ufpe.br/handle/123456789/2443

Similar Items