Uma abordagem para suporte à verificação funcional no nível de sistema aplicada a circuitos digitais que empregam a Técnica Power Gating.

Uma abordagem para suporte à verificação funcional no nível de sistema aplicada a circuitos digitais que empregam a Técnica Power Gating.

Submitted by Johnny Rodrigues (johnnyrodrigues@ufcg.edu.br) on 2018-11-07T17:16:29Z No. of bitstreams: 1 GEORGE SOBRAL SILVEIRA - TESE PPGEE 2012..pdf: 4756019 bytes, checksum: 743307d8794218c3a447296994c05332 (MD5) === Made available in DSpace on 2018-11-07T17:16:29Z (GMT). No. of bitstreams: 1 GEO...

Full description

Bibliographic Details
Main Author: SILVEIRA, George Sobral.
Other Authors: MELCHER, Elmar Uwe Kurt.
Language:Portuguese
Published: Universidade Federal de Campina Grande 2012
Subjects:
Engenharia Elétrica.
Avaliação de software
Verificação funcional
Circuitos digitais
Power Gating
Nível de abstração RTL
Register Transfer Level
Tecnologias CPF
Common Power Format
Simulador OSCI
Open SystemC Initiative simulator
Redução de consumo de energia
Functional verification - circuits
Online Access:http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/2146

Internet

http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/2146

Similar Items