Fault tolerance through self-configuration in the future nanoscale multiprocessors
Cette thèse est une contribution au niveau architectural à l'amélioration de la tolérance aux fautes dans les puces multi-coeurs massivement défectueuses fabriquées à partir de transistors nanométriques. L'idée principale de ce travail est qu'une puce devrait être organisée en une arc...
| Main Author: | |
|---|---|
| Language: | fra |
| Published: |
INSA de Toulouse
2008
|
| Subjects: | |
| Online Access: | http://tel.archives-ouvertes.fr/tel-00340508 http://tel.archives-ouvertes.fr/docs/00/34/05/08/PDF/Zajac.PhDThesis.pdf |