Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável

Operações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embutidos,...

Full description

Bibliographic Details
Main Author: Rodrigues, Murilo Inacio
Other Authors: Marques, Eduardo
Format: Others
Language:pt
Published: Biblioteca Digitais de Teses e Dissertações da USP 2004
Subjects:
Online Access:http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/
id ndltd-usp.br-oai-teses.usp.br-tde-05012018-101102
record_format oai_dc
spelling ndltd-usp.br-oai-teses.usp.br-tde-05012018-1011022019-05-09T18:02:05Z Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável Not available Rodrigues, Murilo Inacio Não disponível Not available Operações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embutidos, essas limitações geralmente proíbem as aplicações de tempo real devido às limitações dos processadores. Visando amenizar o problema, este trabalho apresenta uma solução de aritmética de ponto flutuante baseada em computação reconfigurável denominada FPMU-FIoating-Point Modular Unit. A FPMU foi implementada no padrão IEEE 754 de maneira modular e com técnicas arquiteturais de exploração do paralelismo, cuja finalidade foi explorar os diversos tipos de requisitos das aplicações de tempo real, tais como velocidade, espaço ocupado, funcionalidade e etc. Os resultados obtidos foram considerados satisfatórios, atendendo uma grande classe de aplicações de tempo real. Floaling-point operations represenl a common task in a greal variety of applications. However, such operations frequently result in a bottleneck, due to the large number of machine cycles required to compute them. In the specific case of the real time systems these limitations general h is a trouble due to the limitations of the processors. Aiming at to brighten up the problem, this vvork presents a solution of based Arithmetic of floating-point in reconfigurable computation called FPMU-Floating-Point Modular Unit. The FPMU was implemented in the IEEE 754 standard in modular way and with architectural techniques of parallelism exploration, whose puipose was to explore the diverse types of requirements of the applications of real time, such as speed, busy space, functionality. The gotten results had been considered satisfactoiy, fulfílling of a great classroom of applications of real time. Biblioteca Digitais de Teses e Dissertações da USP Marques, Eduardo 2004-03-15 Dissertação de Mestrado application/pdf http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/ pt Liberar o conteúdo para acesso público.
collection NDLTD
language pt
format Others
sources NDLTD
topic Não disponível
Not available
spellingShingle Não disponível
Not available
Rodrigues, Murilo Inacio
Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
description Operações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embutidos, essas limitações geralmente proíbem as aplicações de tempo real devido às limitações dos processadores. Visando amenizar o problema, este trabalho apresenta uma solução de aritmética de ponto flutuante baseada em computação reconfigurável denominada FPMU-FIoating-Point Modular Unit. A FPMU foi implementada no padrão IEEE 754 de maneira modular e com técnicas arquiteturais de exploração do paralelismo, cuja finalidade foi explorar os diversos tipos de requisitos das aplicações de tempo real, tais como velocidade, espaço ocupado, funcionalidade e etc. Os resultados obtidos foram considerados satisfatórios, atendendo uma grande classe de aplicações de tempo real. === Floaling-point operations represenl a common task in a greal variety of applications. However, such operations frequently result in a bottleneck, due to the large number of machine cycles required to compute them. In the specific case of the real time systems these limitations general h is a trouble due to the limitations of the processors. Aiming at to brighten up the problem, this vvork presents a solution of based Arithmetic of floating-point in reconfigurable computation called FPMU-Floating-Point Modular Unit. The FPMU was implemented in the IEEE 754 standard in modular way and with architectural techniques of parallelism exploration, whose puipose was to explore the diverse types of requirements of the applications of real time, such as speed, busy space, functionality. The gotten results had been considered satisfactoiy, fulfílling of a great classroom of applications of real time.
author2 Marques, Eduardo
author_facet Marques, Eduardo
Rodrigues, Murilo Inacio
author Rodrigues, Murilo Inacio
author_sort Rodrigues, Murilo Inacio
title Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_short Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_full Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_fullStr Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_full_unstemmed Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_sort projeto de uma unidade aritmética de ponto flutuante - padrão ieee 754 - implementada em computação reconfigurável
publisher Biblioteca Digitais de Teses e Dissertações da USP
publishDate 2004
url http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/
work_keys_str_mv AT rodriguesmuriloinacio projetodeumaunidadearitmeticadepontoflutuantepadraoieee754implementadaemcomputacaoreconfiguravel
AT rodriguesmuriloinacio notavailable
_version_ 1719052243092635648