Método otimizado de arquitetura de coerência de cache baseado em sistemas embarcados multinúcleos.

• Main Author: Kofuji, Jussara Marândola
• Other Authors: Zuffo, Marcelo Knörich
• Format: Others
• Language: pt
• Published: Biblioteca Digitais de Teses e Dissertações da USP 2011
• Subjects: Cache coherent protocol; Chip design; Concepção de processador; Descrição de hardware; Hardware description; Memory access patterns; Padrões de acesso à memória; Protocolo de coerência de cache
• Online Access: http://www.teses.usp.br/teses/disponiveis/3/3142/tde-03042012-082623/

A tese apresenta um método de arquitetura de coerência de cache especializado por sistemas embarcados. Um das contribuições principais deste método é apresentar uma proposição de arquitetura CMP de memória compartilhada orientada a padrões de acesso a memória e de um protocolo de coerência híbrido. A contribuição principal é a especificação do novo componente de hardware, chamado tabela de padrões, o qual é validado por representação formal e pela implementação da estrutura da tabela de padrões. A partir desta tabela foi desenvolvido um modelo de transação de mensagens do protocolo híbrido que diferencia as mensagens em clássicas e especulativas. A contribuição final apresenta um modelo analítico do custo efetivo de desempenho do protocolo híbrido. === This thesis presents the optimized method of cache coherent architecture based on embedded systems. The main contribution of this method presents the proposal of shared memory architecture CMP oriented by memory access patterns and cache coherent hybrid protocol. The cache coherent architecture provided the hardware specification called pattern table which can be validated by formal representation and the first implementation of pattern table. Through pattern table was developed the model of messages transaction to hybrid protocol witch differ the messages in classical and speculative. The final contribution presents the analytic model of effective cost of hybrid protocol performance.