Diseño y experimentación de un cuantizador vectorial hardware basado en redes neuronales para un sistema de codificación de video

• Main Author: Ramírez Agundis, Agustín
• Other Authors: Gadea Gironés, Rafael
• Format: Doctoral Thesis
• Language: Spanish
• Published: Universitat Politècnica de València 2008
• Subjects: Red neuronal som; Cuantización vectorial; Compresión de imágenes; Tiempo real; Implementación hardware; Transformada wavelet; TECNOLOGIA ELECTRONICA; 330417 - Sistemas en tiempo real; 330703 - Diseño de circuitos; 330714 - Dispositivos semiconductores
• Online Access: http://hdl.handle.net/10251/3444

El objetivo general de esta Tesis es el estudio de las redes neuronales artificiales (ANN) con implementación hardware enfocadas hacia la compresión de imágenes y video en tiempo real. Como objetivos específicos, la Tesis se propone: explorar la factibilidad de utilizar las redes neuronales en las diferentes etapas de un sistema de compresión de imágenes; evaluar las redes Self Organizing Feature Map (SOM) en su implementación hardware utilizadas para la cuantización vectorial de imágenes; analizar la capacidad para procesar video en tiempo real de un sistema de compresión de imágenes que combine la cuantización vectorial basada en redes neuronales con otras técnicas; y estructurar un sistema para realizar el entrenamiento de redes neuronales utilizando esquemas de co-diseño hardware-software. La Tesis expone primeramente los conceptos fundamentales relacionados con la compresión de imágenes considerando tanto los principios teóricos subyacentes como las técnicas que se usan para llevar a cabo las tareas involucradas con las diferentes etapas que integran un compresor. A continuación efectúa una revisión de los trabajos de investigación en los que las ANN se utilizan para la compresión de imágenes, tarea que es precedida por un breve repaso del desarrollo que se ha observado en el campo de las ANN. En la parte práctica la Tesis tiene dos apartados. En el primero se desarrolla una red neuronal tipo SOM que se utiliza como cuantizador vectorial para la aplicación de que se ocupa. Partiendo del análisis de seis arquitecturas susceptibles de ser usadas, la red SOM se diseña utilizando una arquitectura masivamente paralela tipo SIMD y se implementa en hardware sobre una FPGA. Finalmente se experimenta con la red y se presentan los resultados. En el segundo apartado se estructura el banco de entrenamiento para la red SOM utilizando una metodología de codiseño hardware-software en la cual la red neuronal SOM se integra al banco como núcleo de un neurocoprocesador en u === Ramírez Agundis, A. (2008). Diseño y experimentación de un cuantizador vectorial hardware basado en redes neuronales para un sistema de codificación de video [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/3444 === Palancia