Performance optimization mechanisms for fault-resilient VLIW processors

Performance optimization mechanisms for fault-resilient VLIW processors

Les processeurs intégrés dans des domaines critiques exigent une combinaison de fiabilité, de performances et de faible consommation d'énergie. Very Large Instruction Word (VLIW) processeurs améliorent les performances grâce à l'exploitation ILP (Instruction Level Parallelism), tout en mai...

Full description

Bibliographic Details
Main Author: Psiakis, Rafail
Other Authors: Rennes 1
Language:en
Published: 2018
Subjects:
Very Long Instruction Word (VLIW)
Tolérance aux fautes
Exploitation des ressources inactives
Erreurs légères
Long Duration Transients (LDTs)
Erreurs permanentes
Planification des instructions en ligne
Fault Tolerance
Idle resource exploitation
Soft errors
Long Duration Transients(LDTs)
Permanent Errors
Hardware online re-Scheduling
Online Access:http://www.theses.fr/2018REN1S095/document

Internet

http://www.theses.fr/2018REN1S095/document

Similar Items