| Summary: | Alors que nous approchons des nœuds technologiques ultimes dans le domaine de la logique numérique, la réduction de leurs dimensions est d’avantage impactée sur la longueur de leurs contacts plutôt que sur leur grille. Dès lors, il apparait nécessaire de réduire significativement la résistivité de ces contacts afin de ne pas dégrader les performances des futurs nœuds technologiques.Cependant, à cause de l’ancrage du niveau de Fermi, la plupart des métaux utilisés dans la micro-électronique présentent un travail de sortie effectif très éloigné de sa valeur théorique lorsque mis en contact avec du silicium. Prévenant toute modification de la hauteur de barrière Schottky à l’interface, ce phénomène empêche l’optimisation de la résistivité de contact. Afin de l’endiguer, une approche récente consiste à insérer une couche de diélectrique au sein du contact formant ainsi une jonction Métal/Isolant/Semi-conducteur (MIS). Néanmoins, la plupart des études présentées dans l’état de l’art ont été réalisées dans des environnements non-industriels, visant d’avantage à l’obtention de preuves de concept plutôt qu’à l’intégration de contacts MIS dans des produits manufacturés.Ce travail de thèse consiste donc à i) analyser le schéma optimal d’intégration de contacts MIS simultanément sur substrats n et p présentant des concentrations de dopants relativement élevées ; ii) Evaluer l’impact de tels contacts sur les performances des nœuds avancés ; iii) Fabriquer des contacts MIS dans un environnement semi-industriel en utilisant les matériaux conventionnement utilisés en micro-électronique avancée ; iv) Evaluer les propriétés effectives des contacts MIS ainsi fabriqués. === As we reach the ultimately scaled digital logic CMOS nodes, the scaling is more and more reflected on the contact length decrease rather than on that of the gate length in order to preserve well-behaved MOSFET characteristics. As a consequence, meeting the performance requirements for the upcoming devices generations implies to drastically decrease the contact resistivity value.However, due to Fermi level pinning, most of the metals used in the microelectronics today feature an effective metal work function almost independent from their reference value when contacted to silicon. This phenomenon hinders the optimization of the Schottky barrier height at the interface and thus of the contact resistivity. An innovative approach consists in inserting a dielectric layer between the metal and the semiconductor of the contacts thus forming Metal/Insulator/Semiconductor (MIS) junctions. Recently, studies of sub-nanometric TiOx insertions have shown promising results on n-type Si. Nevertheless, most of the studies of the state-of-the-art were performed in a non-industrial environment and were more focused on achieving a proof of concept rather than implementing MIS contacts in existing manufactured products with all their constraints. The work of this thesis consists in i) analyzing the optimal co-integration scheme of MIS contacts on n- and p-type semiconductors presenting relatively high doping concentration; ii) Evaluating the impact of such contacts on advanced MOSFETs nodes; iii) Implementing MIS contacts in a semi-industrial environment using the materials commonly found in advanced microelectronics; iv) Gauging the effective electrical properties of MIS contacts.
|
|---|
