Estimation de la performance des circuits numériques sous variations PVT et vieillissement
La réduction des dimensions des transistors a augmenté la sensibilité des circuits numériques aux variations PVT et, plus récemment, aux effets de vieillissement, notamment BTI et HCI. De larges marges de sécurité sont donc nécessaires pour assurer un fonctionnement correct du circuit, ce qui entraî...
Main Author: | Altieri scarpato, Mauricio |
---|---|
Other Authors: | Grenoble Alpes |
Language: | en |
Published: |
2017
|
Subjects: | |
Online Access: | http://www.theses.fr/2017GREAT093/document |
Similar Items
-
Circuits dédiés à l'étude des mécanismes de vieillissement dans les technologies CMOS avancées : conception et mesures
by: Saliva, Marine
Published: (2015) -
Fiabilité Porteurs Chauds (HCI) des transistors FDSOI 28nm High-K grille métal
by: Arfaoui, Wafa
Published: (2015) -
Etude des mécanismes physiques de fiabilité sur transistors Trigate/Nanowire
by: Laurent, Antoine
Published: (2018) -
Multilevel aging phenomena analysis in complex ultimate CMOS designs
by: Ruiz Amador, Dolly Natalia
Published: (2012) -
Etude de la fiabilité de type negative bias temperature instability (NBTI) et par porteurs chauds (HC) dans les filières CMOS 28nm et 14nm FDSOI
by: Ndiaye, Cheikh
Published: (2017)