Générateur distribué d'horloge pour puces globalement et localement synchrones de grande taille
Cette thèse aborde le problème de la synchronisation globale de grand système sur puce (SoC). Il est centré sur l'étude d'une technique de remplacement de la distribution d'horloge classique et d'une communication asynchrone. Il permet la mise en œuvre de circuit synchrone très f...
Main Author: | Shan, Chuan |
---|---|
Other Authors: | Paris 6 |
Language: | en fr |
Published: |
2014
|
Subjects: | |
Online Access: | http://www.theses.fr/2014PA066623/document |
Similar Items
Reuse-based test planning for core-based systems-on-chip
by: Cota, Erika Fernandes
Published: (2007)
by: Cota, Erika Fernandes
Published: (2007)
Reuse-based test planning for core-based systems-on-chip
by: Cota, Erika Fernandes
Published: (2007)
by: Cota, Erika Fernandes
Published: (2007)
Similar Items
-
Etude de l'autopulsation par verrouillage de modes passif dans les lasers à semi-conducteurs à réflecteur de Bragg distribué. Application à la récupération d'horloge tout-optique à 40 Gbit/s.
by: Renaudier, Jérémie
Published: (2006) -
Optimisation de la consommation d’énergie et de la latence dans les réseaux sur puces
by: Moréac, Erwan
Published: (2017) -
A Systematic Approach To Synthesis Of Verification Test-Suites For Modular SoC Designs
by: Surendran, Sudhakar
Published: (2009) -
Étude, conception optimisée et réalisation d’un prototype ASIC d’une extraction d’horloge haut débit pour une nouvelle génération de liaison à 80 Gbit/sec.
by: Béraud-Sudreau, Quentin
Published: (2013) -
High-level system-on-chip simulator
by: Aleksandr Orlov, et al.
Published: (2012-04-01)