Propriétés électriques et modélisation des dispositifs MOS avanvés : dispositif FD-SOI, transistors sans jonctions (JLT) et transistor à couche mince à semi-conducteur d'oxyde amorphe. Electrical properties and modeling of advanced MOS devices : FD-SOI device, Junctionless Transistor, and Amorphous-Oxide-Semiconductor Thin Film Transistor

Propriétés électriques et modélisation des dispositifs MOS avanvés : dispositif FD-SOI, transistors sans jonctions (JLT) et transistor à couche mince à semi-conducteur d'oxyde amorphe. Electrical properties and modeling of advanced MOS devices : FD-SOI device, Junctionless Transistor, and Amorphous-Oxide-Semiconductor Thin Film Transistor

Selon la feuille de route des industriels de la microélectronique (ITRS), la dimension critiqueminimum des MOSFET en 2026 ne devrait être que de 6 nm [1]. La miniaturisation du CMOS reposeessentiellement sur deux approches, à savoir la réduction des dimensions géométriques physiques etdes dimensions...

Full description

Bibliographic Details
Main Author: Park, So Jeong
Other Authors: Grenoble
Language:fr
Published: 2013
Subjects:
Nano dispositifs
Caractérisation électrique
Extraction de paramètres électriques
Techniques de mesure électrique
Propriétés de surface et interface
Nano device
Electrical characterization
Electrical parameter extraction
Electrical measurement techniques
Surface/interface properties
Online Access:http://www.theses.fr/2013GRENT075/document

Internet

http://www.theses.fr/2013GRENT075/document

Similar Items