Neurone analogique robuste et technologies émergentes pour les architectures neuromorphiques

• Main Author: Joubert, Antoine
• Other Authors: Grenoble
• Language: fr
• Published: 2013
• Subjects: Micro-électronique; Neurone; Analogique; Micro-electronics; Neuron; Analog
• Online Access: http://www.theses.fr/2013GRENT020/document

Les récentes évolutions en microélectronique nécessitent une attention particulière lors de la conception d’un circuit. Depuis les noeuds technologiques de quelques dizaines de nanomètres, les contraintes de consommation deviennent prépondérantes. Pour répondre à ce problème, les concepteurs se penchent aujourd’hui sur l’utilisation d’architectures multi-coeurs hétérogènes incluant des accélérateurs matériels dotés d’une grande efficacité énergétique. Le maintien des spécifications d’un circuit apparait également essentiel à l’heure où sa fabrication est de plus en plus sujette à la variabilité et aux défauts. Il existe donc un réel besoin pour des accélérateurs robustes. Les architectures neuromorphiques, et notamment les réseaux de neurones à impulsions, offrent une bonne tolérance aux défauts, de part leur parallélisme massif, et une aptitude à exécuter diverses applications à faible coût énergétique. La thèse défendue se présente sous deux aspects. Le premier consiste en la conception d’un neurone analogique robuste et à son intégration dans un accélérateur matériel neuro-inspiré à des fins calculatoires. Cet opérateur mathématique à basse consommation a été dimensionné puis dessiné en technologie 65 nm. Intégré au sein de deux circuits, il a pu être caractérisé dans l’un d’entre eux et ainsi démontrer la faisabilité d’opérations mathématiques élémentaires. Le second objectif est d’estimer, à plus long terme, l’impact des nouvelles technologies sur le développement de ce type d’architecture. Ainsi, les axes de recherches suivis ont permis d’étudier un passage vers un noeud technologique très avancé, les opportunités procurées par des Through-Silicon-Vias ou encore, l’utilisation de mémoires résistives à changement de phase ou à filament conducteur. === Due to the latest evolutions in microelectronic field, a special care has to be given to circuit designs. In aggressive technology nodes down to dozen of nanometres, a recent need of high energy efficiency has emerged. Consequently designers are currently exploring heterogeneous multi-cores architectures based on accelerators. Besides this problem, variability has also become a major issue. It is hard to maintain a specification without using an overhead in term of surface and/or power consumption. Therefore accelerators should be robust against fabrication defects. Neuromorphic architectures, especially spiking neural networks, address robustness and power issues by their massively parallel and hybrid computation scheme. As they are able to tackle a broad scope of applications, they are good candidates for next generation accelerators. This PhD thesis will present two main aspects. Our first and foremost objectives were to specify and design a robust analog neuron for computational purposes. It was designed and simulated in a 65 nm process. Used as a mathematical operator, the neuron was afterwards integrated in two versatile neuromorphic architectures. The first circuit has been characterized and performed some basic computational operators. The second part explores the impact of emerging devices in future neuromorphic architectures. The starting point was a study of the scalability of the neuron in advanced technology nodes ; this approach was then extended to several technologies such as Through-Silicon-Vias or resistive memories.