Conception d'une architecture journalisée tolérante aux fautes pour un processeur à pile de données
Dans cette thèse, nous proposons une nouvelle approche pour la conception d'un processeur tolérant aux fautes. Celle-ci répond à plusieurs objectifs dont celui d'obtenir un niveau de protection élevé contre les erreurs transitoires et un compromis raisonnable entre performances temporelles...
| Main Author: | |
|---|---|
| Other Authors: | |
| Language: | fr |
| Published: |
2011
|
| Subjects: | |
| Online Access: | http://www.theses.fr/2011METZ017S/document |