Architecture de contrôleur mémoire configurable et continuité de service pour l'accès à la mémoire externe dans les systèmes multiprocesseurs intégrés à base de réseaux sur puce

Architecture de contrôleur mémoire configurable et continuité de service pour l'accès à la mémoire externe dans les systèmes multiprocesseurs intégrés à base de réseaux sur puce

L'évolution de la technologie VLSI permet aux systèmes sur puce (SoCs) d'intégrer de nombreuses fonctions hétérogènes dans une seule puce et demande, en raison de contraintes économiques, une unique mémoire externe partagée (SDRAM). Par conséquent, la conception du système de mémoire princ...

Full description

Bibliographic Details
Main Author: Khaldon, Hassan
Other Authors: Grenoble
Language:fr
Published: 2011
Subjects:
Contrôleur mémoire
SDRAM
Réseau sur puce
Protocole de bout en bout
Analyse de performance
Classes de trafic
Memory controller
NoC
End-to-end protocol
Performance analysis
Traffic classes
620
Online Access:http://www.theses.fr/2011GRENT051/document

Internet

http://www.theses.fr/2011GRENT051/document

Similar Items