| Summary: | L'ère des technologies CMOS fortement submicroniques et des circuits à hautes performances temporelles et énergétiques exige la réduction de l'impact sur les circuits : de la fluctuation du procédé de fabrication (P), de la tension d'alimentation (V) et de la température (T). Il est donc nécessaire de mettre en place des capteurs ou ring oscillateurs sur puce dédiés à la qualification intrinsèque des circuits intégrés en termes de PVT. Les capteurs seront activés pendant la phase de test des circuits ou pendant leur phase de fonctionnement normal, et les mesures seront converties en données numériques permettant de classifier les performances temporelles et énergétiques du système-sur-puce. Dans ce cadre, la présente thèse en milieu industriel a permis le développement de techniques et d'algorithmes de compensations post-fabrication en réduisant la consommation et/ou augmentant la vitesse du circuit. Précisément, les algorithmes validés au niveau silicium utilisent l'ajustement de la tension d'alimentation pour une compensation à gros-grain, ainsi que l'ajustement de la tension des substrats des transistors NMOS et PMOS pour une compensation à fin-grain. === The new requirement for nanometer CMOS technologies enabling optimal speedand power performances is to increase the integrated circuits' robustness under thefluctuation of the PVT parameters: Process (P), Voltage (V), and Temperature (T). In thisway, identifying the exact process on a die per die basis using on-chip sensors or ringoscillators becomes a necessity. This hardware (sensors) is used to measure the intrinsicperformance of the silicon either during industrial test or while applications are running. Thesensors' data are converted to a digital format in order to classify parts at the manufacturingstage (speed binning). Within this context, the present thesis has focused on the developmentof post-manufacturing compensation algorithms in order to minimise power consumptionand/or maximise speed. More precisely, the algorithms validated at the silicon level combineboth the voltage scaling for large-grain tuning, and the body biasing for fine-grain tuning.
|
|---|
