Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL /
Orientador: Carlos Alberto Canesin === Banca: Falcondes Jose Mendes de Seixas === Banca: Ernane Antônio Alves Coelho === Banca: Luiz Carlos de Freitas === Banca: Fabio Toshiaki Wakabayashi === Resumo: Este trabalho apresenta a análise, projeto e implementação de um pré-regulador retificador boost fo...
Main Author: | |
---|---|
Other Authors: | |
Format: | Others |
Language: | Portuguese |
Published: |
Ilha Solteira : [s.n.],
2005
|
Subjects: | |
Online Access: | http://hdl.handle.net/11449/100373 |
id |
ndltd-UNESP-oai-www.athena.biblioteca.unesp.br-UEP01-000436582 |
---|---|
record_format |
oai_dc |
collection |
NDLTD |
language |
Portuguese |
format |
Others
|
sources |
NDLTD |
topic |
Conversores de corrente eletrica. Eletronica de potencia. Fator de potencia. Retificadores de semicondutores. Sistemas de controle digital. |
spellingShingle |
Conversores de corrente eletrica. Eletronica de potencia. Fator de potencia. Retificadores de semicondutores. Sistemas de controle digital. Gonçalves, Flávio Alessandro Serrão. Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL / |
description |
Orientador: Carlos Alberto Canesin === Banca: Falcondes Jose Mendes de Seixas === Banca: Ernane Antônio Alves Coelho === Banca: Luiz Carlos de Freitas === Banca: Fabio Toshiaki Wakabayashi === Resumo: Este trabalho apresenta a análise, projeto e implementação de um pré-regulador retificador boost formado por células de potência entrelaçadas ("interleaving"), empregando técnicas de comutação não dissipativa, operando no modo de condução crítica, e controlado por dispositivo FPGA (Field Programmable Gate Array). Células de comutação não dissipativa com corrente nula (ZCS - Zero Current Switching) são utilizadas para proporcionar condições para minimização das perdas durante a entrada em condução e bloqueio dos interruptores e dos diodos boost. As células de comutação não dissipativa do tipo ZCS operam na região de fronteira entre os modos de condução contínua e descontínua, denominado como modo de condução crítica, eliminando-se as desvantagens relacionadas com os efeitos da recuperação reversa dos diodos boost operando no modo de condução contínua, especificamente, perdas adicionais (devidas à recuperação reversa) e problemas de interferências eletromagnéticas (EMI - Electromagnetic Interference). Adicionalmente, devido à técnica de "interleaving", as principais vantagens apresentadas pelo retificador incluem a redução da amplitude do "ripple" da corrente de entrada, a redução da amplitude do "ripple" de alta freqüência da tensão de saída, a possibilidade da utilização de semicondutores que apresentem menores capacidades de corrente e tensão, reduzido volume do filtro de EMI requerido, elevado fator de potência e reduzida distorção harmônica total (DHT) na corrente de entrada, em conformidade com a norma IEC61000-3-2. O controle digital foi desenvolvido empregando linguagem de descrição de hardware (VHDL - Hardware Description Language) e implementada utilizando o dispositivo FPGA XC2S200E-SpartanII-E/Xilinx. As análises teóricas, a modelagem para as técnicas digitais, as metodologias de projeto e exemplos...(Resumo completo, clicar acesso eletrônico abaixo) === Abstract: This work presents the analysis, design and implementation of a single-phase high power factor boost rectifier composed of power cells in interleave connection, operating in critical conduction mode, employing a soft-switching technique, and controlled by a Field Programmable Gate Array (FPGA) device. Zero-Current-Switching (ZCS) cells are used to provide conditions for non-dissipative commutations during the switches' and boost diodes' turn-on and turn-off. The ZCS cells operate at the boundary of continuous and discontinuous modes, designated as critical conduction mode, eliminating the disadvantages related recovery effects of boost diodes operated in continuous conduction mode, namely: additional losses, and electromagnetic interference (EMI) problems. In addition, due to the interleaving technique, the rectifier's features include the reduction in the input current ripple, the reduction in the output voltage high-frequency ripple, and the use of semiconductor devices with lower breakdown voltages and forward currents, low volume for the EMI input filter, high input power factor, and low total harmonic distortion (THD) in the input current, in compliance with the IEC61000-3-2 standards. The digital controller has been developed using a hardware description language (VHDL) and implemented using the XC2S200E-SpartanII-E/Xilinx FPGA device. Theoretical analyses, modeling for digital control, design methodologies and examples are presented. Laboratorial prototypes were implemented in order to provide the validation of proposed converter. Additionally, the experimental results are obtained from prototypes composed of two and four interleaved cells, rated at 1kW and 2kW, respectively. === Doutor |
author2 |
Universidade Estadual Paulista "Júlio de Mesquita Filho" Faculdade de Engenharia (Campus de Ilha Solteira). |
author_facet |
Universidade Estadual Paulista "Júlio de Mesquita Filho" Faculdade de Engenharia (Campus de Ilha Solteira). Gonçalves, Flávio Alessandro Serrão. |
author |
Gonçalves, Flávio Alessandro Serrão. |
author_sort |
Gonçalves, Flávio Alessandro Serrão. |
title |
Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL / |
title_short |
Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL / |
title_full |
Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL / |
title_fullStr |
Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL / |
title_full_unstemmed |
Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL / |
title_sort |
pré-regulador retificador entrelaçado (interleaved) zcs-fm boost, com controle digital através de dispositivo fpga e linguagem vhdl / |
publisher |
Ilha Solteira : [s.n.], |
publishDate |
2005 |
url |
http://hdl.handle.net/11449/100373 |
work_keys_str_mv |
AT goncalvesflavioalessandroserrao prereguladorretificadorentrelacadointerleavedzcsfmboostcomcontroledigitalatravesdedispositivofpgaelinguagemvhdl |
_version_ |
1718682809896271872 |
spelling |
ndltd-UNESP-oai-www.athena.biblioteca.unesp.br-UEP01-0004365822018-06-01T05:12:02ZtextporTL/UNESPGonçalves, Flávio Alessandro Serrão.Pré-regulador retificador entrelaçado (Interleaved) ZCS-FM boost, com controle digital através de dispositivo FPGA e linguagem VHDL /Ilha Solteira : [s.n.],2005xxxiii, 242 f. :Orientador: Carlos Alberto CanesinBanca: Falcondes Jose Mendes de SeixasBanca: Ernane Antônio Alves CoelhoBanca: Luiz Carlos de FreitasBanca: Fabio Toshiaki WakabayashiSistema requerido: Adobe Acrobat ReaderResumo: Este trabalho apresenta a análise, projeto e implementação de um pré-regulador retificador boost formado por células de potência entrelaçadas ("interleaving"), empregando técnicas de comutação não dissipativa, operando no modo de condução crítica, e controlado por dispositivo FPGA (Field Programmable Gate Array). Células de comutação não dissipativa com corrente nula (ZCS - Zero Current Switching) são utilizadas para proporcionar condições para minimização das perdas durante a entrada em condução e bloqueio dos interruptores e dos diodos boost. As células de comutação não dissipativa do tipo ZCS operam na região de fronteira entre os modos de condução contínua e descontínua, denominado como modo de condução crítica, eliminando-se as desvantagens relacionadas com os efeitos da recuperação reversa dos diodos boost operando no modo de condução contínua, especificamente, perdas adicionais (devidas à recuperação reversa) e problemas de interferências eletromagnéticas (EMI - Electromagnetic Interference). Adicionalmente, devido à técnica de "interleaving", as principais vantagens apresentadas pelo retificador incluem a redução da amplitude do "ripple" da corrente de entrada, a redução da amplitude do "ripple" de alta freqüência da tensão de saída, a possibilidade da utilização de semicondutores que apresentem menores capacidades de corrente e tensão, reduzido volume do filtro de EMI requerido, elevado fator de potência e reduzida distorção harmônica total (DHT) na corrente de entrada, em conformidade com a norma IEC61000-3-2. O controle digital foi desenvolvido empregando linguagem de descrição de hardware (VHDL - Hardware Description Language) e implementada utilizando o dispositivo FPGA XC2S200E-SpartanII-E/Xilinx. As análises teóricas, a modelagem para as técnicas digitais, as metodologias de projeto e exemplos...(Resumo completo, clicar acesso eletrônico abaixo)Abstract: This work presents the analysis, design and implementation of a single-phase high power factor boost rectifier composed of power cells in interleave connection, operating in critical conduction mode, employing a soft-switching technique, and controlled by a Field Programmable Gate Array (FPGA) device. Zero-Current-Switching (ZCS) cells are used to provide conditions for non-dissipative commutations during the switches' and boost diodes' turn-on and turn-off. The ZCS cells operate at the boundary of continuous and discontinuous modes, designated as critical conduction mode, eliminating the disadvantages related recovery effects of boost diodes operated in continuous conduction mode, namely: additional losses, and electromagnetic interference (EMI) problems. In addition, due to the interleaving technique, the rectifier's features include the reduction in the input current ripple, the reduction in the output voltage high-frequency ripple, and the use of semiconductor devices with lower breakdown voltages and forward currents, low volume for the EMI input filter, high input power factor, and low total harmonic distortion (THD) in the input current, in compliance with the IEC61000-3-2 standards. The digital controller has been developed using a hardware description language (VHDL) and implemented using the XC2S200E-SpartanII-E/Xilinx FPGA device. Theoretical analyses, modeling for digital control, design methodologies and examples are presented. Laboratorial prototypes were implemented in order to provide the validation of proposed converter. Additionally, the experimental results are obtained from prototypes composed of two and four interleaved cells, rated at 1kW and 2kW, respectively.Conversores de corrente eletrica.Eletronica de potencia.Fator de potencia.Retificadores de semicondutores.Sistemas de controle digital.DoutorUniversidade Estadual Paulista "Júlio de Mesquita Filho" Faculdade de Engenharia (Campus de Ilha Solteira).http://hdl.handle.net/11449/100373 |