Adaptive memory hierarchies for next generation tiled microarchitectures
Les últimes dècades el rendiment dels processadors i de les memòries ha millorat a diferent ritme, limitant el rendiment dels processadors i creant el conegut memory gap. Sol·lucionar aquesta diferència de rendiment és un camp d'investigació d'actualitat i que requereix de noves sol·lucion...
Main Author: | Herrero Abellanas, Enric |
---|---|
Other Authors: | González González, José |
Format: | Doctoral Thesis |
Language: | English |
Published: |
Universitat Politècnica de Catalunya
2011
|
Subjects: | |
Online Access: | http://hdl.handle.net/10803/80539 |
Similar Items
-
Programming, debugging, profiling and optimizing transactional memory programs
by: Hasanov Zyulkyarov, Ferard
Published: (2011) -
Simulación concurrente y elección dinámica de estrategias para la mejora de la entrada/salida de disco
by: González Férez, María Pilar
Published: (2012) -
Design of a distributed memory unit for clustered microarchitectures
by: Bieschewski, Stefan
Published: (2013) -
Clean architecture para mejorar el desarrollo de aplicaciones móviles en la empresa GMD
by: Montes Anccasi, Albert Juan
Published: (2019) -
Clean architecture para mejorar el desarrollo de aplicaciones móviles en la empresa GMD
by: Montes Anccasi, Albert Juan
Published: (2019)