Mejora del Rendimiento y Reducción de Consumo de los Procesadores Multinúcleo usando Redes Heterogéneas

• Main Author: Flores Gil, Antonio
• Other Authors: Acacio Sánchez, Manuel Eugenio
• Format: Doctoral Thesis
• Language: English
• Published: Universidad de Murcia 2010
• Subjects: Heterogeneous Networks; Power Reduction; Multicore Processors; Redes Heterogéneas; Reducción de Consumo; Procesadores Multinúcleo; Arquitectura y Tecnología de Computadores; 004; 621.3
• Online Access: http://hdl.handle.net/10803/10934; http://nbn-resolving.de/urn:isbn:9788469416839

En la presente Tesis se proponen soluciones para aliviar el alto coste, en rendimiento y consumo, de las comunicaciones intra-chip a través de los alambres globales. En concreto, se propone utilizar redes heterogéneas que permiten una mejor adaptación a las necesidades de los diferentes tipos de mensajes de coherencia.Nuestra primera propuesta consiste en dividir las respuestas con datos en un mensaje corto crítico, enviado usando enlaces de baja latencia, y un mensaje largo no crítico enviado usando enlaces de bajo consumo. La segunda propuesta utiliza la compresión de direcciones en el contexto de una red de interconexión heterogénea que permite la compresión de mayoría de los mensajes críticos en unos pocos bytes, siendo transmitidos usando enlaces de muy baja latencia. Finalmente, se explora el uso de la prebúsqueda por hardware para aliviar los problemas derivados de las altas latencias de los enlaces globales. === In this thesis we propose different ways to alleviate the high cost, in terms of performance and power consumption, of the intra-chipcommunications using global wires. In particular, we considerheterogeneous networks to obtain a better match between thenetwork-on-chip and the needs of the different types of coherencemessages.Our first contribution proposes the partitioning of reply messages with data into a short critical message, which is sent using low-latency links, as well as a long non-critical message sent using low-power links. The second contribution exploits the use of address compression in the context of a heterogeneous interconnect to allow most of the critical messages to be compressed in a few bytes and transmitted using very low latency links. Finally, we explore the use of heterogeneous networks in the context of hardware prefetching to alleviate the problems caused by high latencies of global links.