Estudio del diseño de algoritmo de correspondencia a través de transformada Census mediante uso de FPGA

La visión estereoscópica es la capacidad de adquirir dos imágenes en simultáneo cuando sus cámaras están separadas a una corta distancia; para que mediante algoritmos de procesamientos de imágenes se pueda determinar la correspondencia entre el pixel de la imagen original y su par estéreo. Existen d...

Full description

Bibliographic Details
Main Author: Mayor Vega, Dylan Hugo
Other Authors: Flores Espinoza, Donato Andrés
Format: Others
Language:Spanish
Published: Pontificia Universidad Católica del Perú 2021
Subjects:
Online Access:http://hdl.handle.net/20.500.12404/18820
Description
Summary:La visión estereoscópica es la capacidad de adquirir dos imágenes en simultáneo cuando sus cámaras están separadas a una corta distancia; para que mediante algoritmos de procesamientos de imágenes se pueda determinar la correspondencia entre el pixel de la imagen original y su par estéreo. Existen diferentes algoritmos de correspondencia, siendo uno de ellos la transformada Census, la particularidad de este algoritmo es el uso de la operación lógica XOR, por lo que su desarrollo es a través de dicha compuerta digital; asimismo, la transformada Census permitirá obtener la distancia de Hamming y próximamente desarrollar la función costo de correspondencia para determinar los pixeles correspondientes dentro del par estéreo. Dicho algoritmo puede ser desarrollado en diferentes dispositivos electrónicos como la tarjeta de desarrollo FPGA, estas tarjetas cuentan con elementos adicionales al chip FPGA como una memoria externa SDRAM de 64 MB que puede ser usado para el almacenamiento de información y un procesador NIOS II para enviar la información de las imágenes estereoscópicas al módulo digital de transformada Census. En este trabajo se busca realizar el modelo de solución en base a la teoría del algoritmo de correspondencia en imágenes estereoscópicas a través de transformada Census y realizar un modelo de solución para su desarrollo en un FPGA. === Trabajo de investigación