Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales

En el presente trabajo de investigación se indican los fundamentos del diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a d...

Full description

Bibliographic Details
Main Author:	Bravo Pacheco, Diego Alessandro
Other Authors:	Saldaña Pumarica, Julio César
Format:	Others
Language:	Spanish
Published:	Pontificia Universidad Católica del Perú 2021
Subjects:	Amplificadores (Electrónica) > Diseño y construcción Redes neuronales (Computación) > Dispositivos electrónicos http://purl.org/pe-repo/ocde/ford#2.02.01
Online Access:	http://hdl.handle.net/20.500.12404/18066

id	ndltd-PUCP-oai-tesis.pucp.edu.pe-20.500.12404-18066
record_format	oai_dc
spelling	ndltd-PUCP-oai-tesis.pucp.edu.pe-20.500.12404-180662021-08-21T05:15:38Z Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales Bravo Pacheco, Diego Alessandro Saldaña Pumarica, Julio César Amplificadores (Electrónica)--Diseño y construcción Redes neuronales (Computación)--Dispositivos electrónicos http://purl.org/pe-repo/ocde/ford#2.02.01 En el presente trabajo de investigación se indican los fundamentos del diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 KHz. La topología del modelo solución a desarrollar es fully differential de dos etapas. Además, es necesario considerar una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en el estudio de un amplificador de baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento crítico según el marco problemático, por lo que los estudios recomiendan un valor menor o igual a 5 μVRMS. Bajo estos requerimientos, los lineamientos para la primera etapa del amplificador están basados en un par diferencial complementario. Asimismo, el estudio está orientado a emplearse mediante la tecnología TSMC 180 nm. Trabajo de investigación 2021-02-02T03:17:00Z 2021-02-02T03:17:00Z 2020 2021-02-01 info:eu-repo/semantics/bachelorThesis http://hdl.handle.net/20.500.12404/18066 spa info:eu-repo/semantics/openAccess Atribución-NoComercial-CompartirIgual 2.5 Perú http://creativecommons.org/licenses/by-nc-sa/2.5/pe/ application/pdf Pontificia Universidad Católica del Perú PE Repositorio de Tesis - PUCP Pontificia Universidad Católica del Perú
collection	NDLTD
language	Spanish
format	Others
sources	NDLTD
topic	Amplificadores (Electrónica)--Diseño y construcción Redes neuronales (Computación)--Dispositivos electrónicos http://purl.org/pe-repo/ocde/ford#2.02.01
spellingShingle	Amplificadores (Electrónica)--Diseño y construcción Redes neuronales (Computación)--Dispositivos electrónicos http://purl.org/pe-repo/ocde/ford#2.02.01 Bravo Pacheco, Diego Alessandro Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
description	En el presente trabajo de investigación se indican los fundamentos del diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 KHz. La topología del modelo solución a desarrollar es fully differential de dos etapas. Además, es necesario considerar una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en el estudio de un amplificador de baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento crítico según el marco problemático, por lo que los estudios recomiendan un valor menor o igual a 5 μVRMS. Bajo estos requerimientos, los lineamientos para la primera etapa del amplificador están basados en un par diferencial complementario. Asimismo, el estudio está orientado a emplearse mediante la tecnología TSMC 180 nm. === Trabajo de investigación
author2	Saldaña Pumarica, Julio César
author_facet	Saldaña Pumarica, Julio César Bravo Pacheco, Diego Alessandro
author	Bravo Pacheco, Diego Alessandro
author_sort	Bravo Pacheco, Diego Alessandro
title	Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_short	Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_full	Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_fullStr	Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_full_unstemmed	Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales
title_sort	estudio del diseño de un amplificador cmos basado en un par diferencial complementario para adquisición de señales neuronales
publisher	Pontificia Universidad Católica del Perú
publishDate	2021
url	http://hdl.handle.net/20.500.12404/18066
work_keys_str_mv	AT bravopachecodiegoalessandro estudiodeldisenodeunamplificadorcmosbasadoenunpardiferencialcomplementarioparaadquisiciondesenalesneuronales
_version_	1719461199484026880

Estudio del diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales

Similar Items