High-speed optical receivers in nanometer complementary metal-oxide-semiconductor (CMOS)

• Main Author: Zicha, Nicholas
• Other Authors: David V Plant (Internal/Supervisor)
• Format: Others
• Language: en
• Published: McGill University 2009
• Subjects: Engineering - Electronics and Electrical
• Online Access: http://digitool.Library.McGill.CA:80/R/?func=dbin-jump-full&object_id=40665

Optical interconnects have attracted great interest as data rates continue to increase. When compared with their electrical counterparts, optical interconnects have significant advantages in terms of crosstalk, bandwidth, distance, and latency. Many applications stand to benefit from low-cost, high-speed integrated optical transceivers with single-channel gigabit data rates. As in the case of RF wireless designs, using CMOS technology is of special interest due to the potential of lower cost and higher integration. The analog frontend is a key component in optical receivers due to its importance in bridging the optical and electrical signal domains. In this work, we present a 10 Gb/s optical receiver frontend designed and fabricated in ST’s 90 nm CMOS technology. The receiver contains a transimpedance (pre)amplifier (TIA), and limiting amplifier (LA), and an output buffer (OB). The TIA demonstrates a transimpedance gain of 61.9 dB Ohm and a bandwidth of 7.4 GHz, trading off noise and ISI considerations. The single-ended design utilizes 1.5 mW of power from a 1.0 V supply. The LA demonstrates a voltage gain of 21 dB and a bandwidth extended to 10 GHz using inductive peaking. The differential design utilizes 3.9 mW of power from a 1.0 V supply. Finally, the output buffer is capable of driving large output voltage swings to 50 Ohm on-chip terminations. In order to test the receiver, a PCB and testing strategy is co-designed with the chip. Details concerning the various design decisions, tradeoffs, are discussed in this thesis. Experimental results of a fabricated device are presented under ideal and practical system levels, with data rates up to 8.5 Gb/s. === Les interconnexions optiques ont attiré grand intérêt pendant que les flux d’information continuent à augmenter. En comparaison avec leurs contre-parties électriques, les interconnexions optiques ont des avantages significatifs en termes d’interférence, largeur de bande, distance, et latence. En raison de ces avantages, beaucoup d’applications se tiennent pour des bénéfices des récepteurs optiques intégrés peu coûteux et à grande vitesse.Le devant analogue dans les récepteurs optiques est une composante clé, son importance en jetant un pont sur les domaines de signal optique et électrique. Dans ce travail, nous présentons un récepteur optique 10 Gb/s conçu et fabriqué en technologie CMOS à 90 nanomètre. Le récepteur contient un (pré)amplificateur de transimpedance (TIA), un l’amplificateur limiter (LA), et un amortisseur de rendement (OB). Le TIA démontre un gain de transimpedance de 61.9 dB Ohm et d’une largeur de bande de 7.4 gigahertz, en balançant les considérations de bruit et de l’inteférance des symboles. La conception utilise 1.5 mW de puissance à un tension de 1.0 V. La LA démontre un gain de 21 dB et une largeur de bande prolongée à 10 gigahertz utilisant une pointe inductif. La conception différentielle utilise 3.9 mW de puissance à un tension de 1.0 V. En conclusion, l’amortisseur de rendement est capable de conduire de grandes oscillations de tension de rendement aux arrêts de 50 Ohm. Afin d’examiner le récepteur, une affiche PCB et une stratégie d’essai conçue avec le circuit est présenté. Des détails au sujet des diverses décisions de conception et défi sont discutés dans cette thèse. Des résultats expérimentaux d’un circuit fabriqué sont présentés sous les niveaux système idéaux et pratiques, avec des vitesses jusqu’à 8.5 Gb/s.