Hardware acceleration on IBM cell broadband engine for simulation of coupled interconnects using waveform relaxation and transverse partitioning

• Main Author: Zhang, Zikai
• Other Authors: Roni Khazaka (Internal/Supervisor)
• Format: Others
• Language: en
• Published: McGill University 2009
• Subjects: Engineering - Electronics and Electrical
• Online Access: http://digitool.Library.McGill.CA:80/R/?func=dbin-jump-full&object_id=32420

Abstract Over the past few years, the trend in microprocessor design has shifted from increasing the clock frequencies to multi-core designs that embed multiple processing cores on the same chip. This has meant that we can no longer rely on increasing clock frequencies in order to improve the performance of electronic design automation (EDA) tools. In fact, for these tools to take advantage of modern advances in microprocessor design they must be adapted to take advantage of parallel computing architectures. In this thesis we parallelize and implement an algorithm on the IBM Cell Broadband Engine (Cell BE), which is based on the techniques of waveform relaxation and transverse partitioning to efficiently simulate large coupled interconnect circuits at high speed. Several strategies are used in the Cell BE programs to achieve high performance. The Cell BE processor achieves the best performance with a speed-up of 10x when the number of transmission lines is a multiple of the maximum number of Synergistic Processor Elements (SPEs) that are running concurrently. === Résumé Au cours des dernières années, la tendance dans la conception des microprocesseurs est passée de l'augmentation de la fréquence d'horloge à des modèles multi-core qui intègrent de multiples noyaux de traitement sur la même puce. Cela signifie que nous ne pouvons plus compter sur l'augmentation des fréquences d'horloge dans le but d'améliorer les performances des outils d'automatisation de conception électronique (EDA). En fait, pour prendre avantage des progrès réalisés dans la conception de microprocesseurs, ces outils doivent être adaptés afin d'utiliser des architectures de calcul parallèle. Dans cette thèse nous avons paralléliser et de mis en oeuvre un algorithme d'IBM sur le Cell Broadband Engine (Cell BE), qui est basée sur les techniques de relaxation d'onde et de partition transversale pour simuler de manière efficace des circuits d'interconnection couplés à haute vitesse. Plusieurs stratégies sont utilisées dans le Cell BE programs pour atteindre la haute performance. Le processeur Cell BE réalise la meilleure performance avec une vitesse de 10x lorsque le nombre de lignes de transmission est un multiple du nombre maximum d'éléments synergiques du processeur (SPEs) qui sont en cours d'exécution simultanément.