Étude des compromis espace/temps dans les systèmes reconfigurables, pour la technologie PSC

• Main Author: Simard, Stéphane
• Format: Others
• Published: 2006
• Subjects: Génie électrique et génie électronique
• Online Access: http://constellation.uqac.ca/509/1/24625610.pdf

Cette recherche a été effectuée dans le cadre du développement du langage psC, de la compagnie saguenéenne Novakod Technologies, un projet majoritairement subventionné par l'Agence spatiale canadienne, et auquel ont collaboré des chercheurs de l'Université du Québec à Chicoutimi. Le langage psC est un nouveau langage, supporté par un compilateur et un environnement intégré de développement, visant à faciliter la programmation de systèmes en temps réel, parallèles et reconfigurables. L'objectif de cette recherche était d'étudier, de réaliser et de comparer divers compromis espace-temps fondamentaux, dans le but de permettre au langage psC d'accélérer des calculs numériques habituellement réalisés par logiciel, au moyen de circuits reconfigurables, et à développer une bibliothèque d'opérateurs arithmétiques matériels, de fonctions logiques et de fonctions mathématiques répondant, dans la mesure du possible, aux besoins de psC dans le cadre de ce projet. Notre étude dresse, pour la première fois, un panorama général des mises en ?uvres d'opérateurs arithmétiques sur FPGA et apporte plusieurs constats importants. Une bibliothèque de composants arithmétiques et de fonctions élémentaires a été développée, testée, évaluée et livrée. Le développement de cette bibliothèque a donné lieu à une participation importante au déboguage et à l'amélioration des outils psC, qui étaient eux-mêmes en cours de développement. Les résultats de notre recherche nous ont permis de découvrir une architecture simple et économique pour la mise en ?uvre sérielle des opérations arithmétiques avec des opérandes et des résultats circulant bit de poids fort en tête. Cette architecture présente un intérêt pour la réalisation d'opérateurs arithmétiques à virgule flottante économiques. Nous présentons une stratégie d'analyse pour l'estimation de la puissance de calcul d'un réseau d'opérateurs massivement parallèle. Les résultats de cette étude seront repris, dans le cadre d'un doctorat, en vue de réaliser un contôleur sur puce haute-performance pour la commande de moteurs AC à induction.