Analysis of transistor sizing and folding effectiveness to mitigate soft errors

Analysis of transistor sizing and folding effectiveness to mitigate soft errors

Show other versions (2)

Este trabalho apresenta uma avaliação da eficiência do dimensionamento e particionamento (folding) de transistores para a eliminação ou redução de efeitos de radiação. Durante o trabalho foi construído um modelo de transistor tipo-n MOSFET para a tecnologia 90nm, utilizando modelos preditivos. O tra...

Full description

Bibliographic Details
Main Author: Assis, Thiago Rocha de
Other Authors: Reis, Ricardo Augusto da Luz
Format: Others
Language:English
Published: 2011
Subjects:
Microeletrônica
Cmos
Deteccao : Erros
Tolerancia : Falhas
Radiation effects
Single event effect
Transistor sizing
Folding
Microelectronics
Fault tolerance
Soft errors
Online Access:http://hdl.handle.net/10183/31135

Internet

http://hdl.handle.net/10183/31135

Similar Items