Thereshold logic technology mapping for emerging nanotechnologies

• Main Author: Augusto Neutzling
• Other Authors: Renato Perez Ribas
• Language: Portuguese
• Published: Universidade Federal do Rio Grande do Sul 2017
• Online Access: http://hdl.handle.net/10183/180356

Threshold logic is a powerful alternative paradigm for realizing Boolean functions in digital circuit design. A threshold logic function (TLF) can be roughly defined as a Boolean function in which the output is evaluated in terms of input weights and a threshold value. Although the subject has been investigated since the 1960’s, the lack of effective hardware implementation for threshold functions led to a loss of interest in developing a threshold logic design flow. However, for some emerging technologies, such as memristors, spintronic, quantum cellular automata (QCA) and resonant tunneling devices (RTD), such a logic design strategy seems to be more appropriate than the traditional switch-based CMOS circuitry. Thus, research and development of synthesis and verification methods applicable to large, multi-level threshold circuits are desired. Existing state-of-the-art threshold logic synthesis tools rely on locally resynthesizing each single-output node out of circuits initially mapped disregarding thresholdness. This work presents the first effective technology mapping approach for threshold logic gates (TLGs), which is based on identifying threshold logic functions during the mapping. This enables to explore the entire circuit-level search space, seeking a threshold logic covering. As a consequence, we improve both area and performance results, as well as the synthesis scalability. A second contribution introduced in this thesis improves the quality of results by efficiently exploring redundant cuts. The technology mapper, we propose herein, is also able to target different threshold-based area estimations: the total summation of input weights and threshold values; the total summation of gate inputs; and the total number of TLGs. Finally, we propose a TLF-based approach to perform logic synthesis for majority-gatebased emerging nanotechnologies. === Lógica de Limiar (Threshold Logic) é um promissor paradigma alternativo para implementar funções Booleanas is projetos de circuitos digitais. Uma função limiar pode ser definida como uma função Booleana onde a saída é avaliada em termos dos pesos das entradas e um valor de threshold. Embora esse assunto tenha sido investigado desde a década de 1960, a lacuna por implementações em hardware eficientes para funções threshold resultaram em um menor interesse no desenvolvimento de um fluxo de projeto baseado em threshold logic. No entanto, para algumas tecnologias emergentes como memristors, spintronic e diodos de tunelamento ressonantes (RTD), essa estratégia de projeto se mostra mais apropriada que os circuitos CMOS tradicionais baseados em chaves lógicas. Portanto, a pesquisa e o desenvolvimentos de métodos de síntese e verificação aplicáveis a circuitos threshold multi-níveis são necessárias. As ferramentas estado-da-arte para a síntese de circuitos threshold realizam um mapeamento tecnologico genérico, sem considerar informações de propriedades threshold, e depois realizam uma resíntese para cada nodo do circuito mapeado. Este trabalho apresenta a primeira abordagem efetiva de mapeamento tecnológico para portas lógicas threshold (TLGs), baseada em identificar funções threshold durante o mapeamento. Essa abordagem habilita a exploração do espaço de busca em todo o circuito, procurando por uma cobertutra threshold logic. Como consequência, os resultados em termos de área e desempenho são melhorados, assim como a escalabilidade do circuito. Uma segunda contribuição introduzida nesse trabalho é melhora da qualidade dos resultados explorando cortes redundantes de uma maneira mais eficiente. Finalmente, o mapeador tecnológico proposto também é capaz de otimizar diferente estimativas de área dos TLGs: o somatório total de pesos e valor de threshold; o somatório total de entradas; e o número total de TLGs.