Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável

Operações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embuti...

Full description

Bibliographic Details
Main Author: Murilo Inacio Rodrigues
Other Authors: Eduardo Marques
Language:Portuguese
Published: Universidade de São Paulo 2004
Subjects:
Online Access:http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/
id ndltd-IBICT-oai-teses.usp.br-tde-05012018-101102
record_format oai_dc
spelling ndltd-IBICT-oai-teses.usp.br-tde-05012018-1011022019-01-21T22:07:10Z Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável Not available Murilo Inacio Rodrigues Eduardo Marques Renato Camargo Giacomini Onofre Trindade Junior Não disponível Not available Operações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embutidos, essas limitações geralmente proíbem as aplicações de tempo real devido às limitações dos processadores. Visando amenizar o problema, este trabalho apresenta uma solução de aritmética de ponto flutuante baseada em computação reconfigurável denominada FPMU-FIoating-Point Modular Unit. A FPMU foi implementada no padrão IEEE 754 de maneira modular e com técnicas arquiteturais de exploração do paralelismo, cuja finalidade foi explorar os diversos tipos de requisitos das aplicações de tempo real, tais como velocidade, espaço ocupado, funcionalidade e etc. Os resultados obtidos foram considerados satisfatórios, atendendo uma grande classe de aplicações de tempo real. Floaling-point operations represenl a common task in a greal variety of applications. However, such operations frequently result in a bottleneck, due to the large number of machine cycles required to compute them. In the specific case of the real time systems these limitations general h is a trouble due to the limitations of the processors. Aiming at to brighten up the problem, this vvork presents a solution of based Arithmetic of floating-point in reconfigurable computation called FPMU-Floating-Point Modular Unit. The FPMU was implemented in the IEEE 754 standard in modular way and with architectural techniques of parallelism exploration, whose puipose was to explore the diverse types of requirements of the applications of real time, such as speed, busy space, functionality. The gotten results had been considered satisfactoiy, fulfílling of a great classroom of applications of real time. 2004-03-15 info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/masterThesis http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/ por info:eu-repo/semantics/openAccess Universidade de São Paulo Ciências da Computação e Matemática Computacional USP BR reponame:Biblioteca Digital de Teses e Dissertações da USP instname:Universidade de São Paulo instacron:USP
collection NDLTD
language Portuguese
sources NDLTD
topic Não disponível
Not available
spellingShingle Não disponível
Not available
Murilo Inacio Rodrigues
Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
description Operações de ponto flutuante representam uma tarefa comum em uma grande variedade de aplicações. Porém, tais operações frequentemente resultam em um gargalo do sistema, devido a grande quantidade de números de ciclos de máquina necessários para executá-las. No caso específico dos sistemas embutidos, essas limitações geralmente proíbem as aplicações de tempo real devido às limitações dos processadores. Visando amenizar o problema, este trabalho apresenta uma solução de aritmética de ponto flutuante baseada em computação reconfigurável denominada FPMU-FIoating-Point Modular Unit. A FPMU foi implementada no padrão IEEE 754 de maneira modular e com técnicas arquiteturais de exploração do paralelismo, cuja finalidade foi explorar os diversos tipos de requisitos das aplicações de tempo real, tais como velocidade, espaço ocupado, funcionalidade e etc. Os resultados obtidos foram considerados satisfatórios, atendendo uma grande classe de aplicações de tempo real. === Floaling-point operations represenl a common task in a greal variety of applications. However, such operations frequently result in a bottleneck, due to the large number of machine cycles required to compute them. In the specific case of the real time systems these limitations general h is a trouble due to the limitations of the processors. Aiming at to brighten up the problem, this vvork presents a solution of based Arithmetic of floating-point in reconfigurable computation called FPMU-Floating-Point Modular Unit. The FPMU was implemented in the IEEE 754 standard in modular way and with architectural techniques of parallelism exploration, whose puipose was to explore the diverse types of requirements of the applications of real time, such as speed, busy space, functionality. The gotten results had been considered satisfactoiy, fulfílling of a great classroom of applications of real time.
author2 Eduardo Marques
author_facet Eduardo Marques
Murilo Inacio Rodrigues
author Murilo Inacio Rodrigues
author_sort Murilo Inacio Rodrigues
title Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_short Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_full Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_fullStr Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_full_unstemmed Projeto de uma unidade aritmética de ponto flutuante - Padrão IEEE 754 - implementada em computação reconfigurável
title_sort projeto de uma unidade aritmética de ponto flutuante - padrão ieee 754 - implementada em computação reconfigurável
publisher Universidade de São Paulo
publishDate 2004
url http://www.teses.usp.br/teses/disponiveis/55/55134/tde-05012018-101102/
work_keys_str_mv AT muriloinaciorodrigues projetodeumaunidadearitmeticadepontoflutuantepadraoieee754implementadaemcomputacaoreconfiguravel
AT muriloinaciorodrigues notavailable
_version_ 1718891019259346944