IMPLEMENTAÇÃO DE ARQUITETURAS DE PILHA UDP/IP EM HARDWARE RECONFIGURÁVEL BASEADO NO DESEMPENHO DE VAZÃO, LATÊNCIA E TAXA DE PERDA DE QUADROS

IMPLEMENTAÇÃO DE ARQUITETURAS DE PILHA UDP/IP EM HARDWARE RECONFIGURÁVEL BASEADO NO DESEMPENHO DE VAZÃO, LATÊNCIA E TAXA DE PERDA DE QUADROS

Conselho Nacional de Desenvolvimento Científico e Tecnológico === This work presents the implementation of three architectures of UDP/IP network stack in reconfigurable hardware. Also, presents the development of a Tester based on the RFC 2544 methodology and implemented it in FPGA. This Tester was...

Full description

Bibliographic Details
Main Author: Herrmann, Fernando Luís
Other Authors: Martins, João Baptista dos Santos
Format: Others
Language:Portuguese
Published: Universidade Federal de Santa Maria 2010
Subjects:
Pilha de comunicação UDP/IP
FPGA
RFC 2544
Vazão
Latência
Taxa de perda de quadros
Network UDP/IP stack
Throughput
Latency
Frame loss rate
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Online Access:http://repositorio.ufsm.br/handle/1/5355

Internet

http://repositorio.ufsm.br/handle/1/5355

Similar Items