AccNoSys: uma arquitetura adaptativa aceleradora com Interconexão baseada em rede em chip

AccNoSys: uma arquitetura adaptativa aceleradora com Interconexão baseada em rede em chip

Submitted by Automação e Estatística (sst@bczm.ufrn.br) on 2018-07-30T14:57:19Z No. of bitstreams: 1 MarcosOliveiraDaCruz_DISSERT.pdf: 4332421 bytes, checksum: 11b304b7cc6ad671b40e493871db983d (MD5) === Approved for entry into archive by clediane guedes (clediane@bczm.ufrn.br) on 2018-07-31T10:52:...

Full description

Bibliographic Details
Main Author: Cruz, Marcos Oliveira da
Other Authors: 00990410498
Language:Portuguese
Published: PROGRAMA DE PÓS-GRADUAÇÃO EM SISTEMAS E COMPUTAÇÃO 2018
Subjects:
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO
Arquitetura adaptativa
Modelo de interconexão
Mapeamento
Rede-em-chip
Paralelismo
Ranularidade grossa
Online Access:https://repositorio.ufrn.br/jspui/handle/123456789/25643

Internet

https://repositorio.ufrn.br/jspui/handle/123456789/25643

Similar Items