Hierarquia de memória configurável para redução energética no codificador de vídeo HEVC

Hierarquia de memória configurável para redução energética no codificador de vídeo HEVC

Submitted by Aline Batista (alinehb.ufpel@gmail.com) on 2018-04-18T14:40:46Z No. of bitstreams: 2 license_rdf: 0 bytes, checksum: d41d8cd98f00b204e9800998ecf8427e (MD5) Dissertacao_Anderson_Martins.pdf: 8654389 bytes, checksum: f6e25bd57867fb8466bfe88dcf25afb3 (MD5) === Approved for entry into ar...

Full description

Bibliographic Details
Main Author: Martins, Anderson da Silva
Other Authors: http://lattes.cnpq.br/8251926321102019
Language:Portuguese
Published: Universidade Federal de Pelotas 2018
Subjects:
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Memória cache
Economia de energia
HEVC
Redução de largura de banda de memória
Estimação de movimento
Cache memory
Energy saving
Memory bandwidth reduction
Motion estimation
Online Access:http://repositorio.ufpel.edu.br:8080/handle/prefix/3839

Internet

http://repositorio.ufpel.edu.br:8080/handle/prefix/3839

Similar Items