Técnicas de baixo consumo para módulos de hardware de codificação de vídeo H.264

Técnicas de baixo consumo para módulos de hardware de codificação de vídeo H.264

Show other versions (2)

Este trabalho trata da aplicação de técnicas de minimização de consumo de potência para blocos digitais para o algoritmo de SAD e o decodificador H.264/AVC Intra-Only. Na descrição de hardware são acrescidas as técnicas de paralelismo e pipeline. Na síntese física e lógica, incluem-se as técnicas de...

Full description

Bibliographic Details
Main Author: Walter, Fábio Leandro
Other Authors: Bampi, Sergio
Format: Others
Language:Portuguese
Published: 2013
Subjects:
Vídeo digital
Codificacao : Video digital
VLSI architecture
Low-power CMOS
Intra-only decoder
Clock gating
Online Access:http://hdl.handle.net/10183/67848

Internet

http://hdl.handle.net/10183/67848

Similar Items