Técnicas de baixo consumo para módulos de hardware de codificação de vídeo H.264
Este trabalho trata da aplicação de técnicas de minimização de consumo de potência para blocos digitais para o algoritmo de SAD e o decodificador H.264/AVC Intra-Only. Na descrição de hardware são acrescidas as técnicas de paralelismo e pipeline. Na síntese física e lógica, incluem-se as técnicas de...
| Main Author: | |
|---|---|
| Other Authors: | |
| Format: | Others |
| Language: | Portuguese |
| Published: |
2013
|
| Subjects: | |
| Online Access: | http://hdl.handle.net/10183/67848 |
Search Result 1
Search Result 2