Métodos para medição de fase e magnitude de sinais visando implementações em FPGA

• Main Author: Oliveira, Allan Conselvan de
• Other Authors: Dias, Joao da Silva
• Format: Others
• Language: Portuguese
• Published: 2015
• Subjects: Engenharia elétrica
• Online Access: http://hdl.handle.net/1884/38320

Orientador : Prof. PhD. André Mariano === Co-orientador : Prof. Dr. João Dias === Dissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 18/03/2015 === Inclui referências : fls. 161-165 === Área de concentração: Sistemas eletrônicos === Resumo: Procurando-se uma solução para determinação de impedância complexa em aplicações de medição de bioimpedância SFBIA (Single Frequency Bioelectrical Analysis) em 50 kHz, foram identificadas sete técnicas genéricas para a medição de fase e magnitude de sinais. As técnicas identificadas foram: ajuste de elipse, ajuste de senóide, transformada discreta de Fourier, demodulação de quadratura, modulação de largura de pulso, variação da técnica da figura de Lissajous e medição digital direta por contagem de pulsos. Todas as técnicas foram implementadas em modelo Simulink para verificação da resolução angular possível de ser medida e de possíveis limitações no domínio de utilização. Os resultados iniciais mostraram que apenas a técnica de modulação de largura de pulso não apresentou capacidade de representar a resolução angular estabelecida de 0,1° e que a técnica do ajuste de elipse não consegue prever de forma correta fases próximas de 0° e de 180°. As sete técnicas foram parametrizadas de acordo com o uso de recursos lógicos tais como latches, memória RAM, memória ROM, frequências de clock envolvidas e número total de operações matemáticas necessárias. As operações matemáticas consideradas foram: adição, subtração, multiplicação, divisão, radiciação, seno e arco-seno. A partir dos dados de utilização de pulsos de clock por tipo de operação matemática, de um ip core de aritmética de ponto flutuante FPU100 versão 19, foi determinada a demanda computacional em número de pulsos de clock, para cada uma das técnicas identificadas, considerando-se a utilização de um único ip core e sem o uso de pipelining. Verificou-se através da comparação de utilização de recursos e da demanda computacional que a demodulação de quadratura é o método com melhor custo benefício dentre os métodos com imunidade a ruído, e que o método da contagem de pulsos é o método com melhor custo benefício dentre os métodos sem imunidade a ruído. Esses dois métodos foram implementados em VHDL e simulados através da toolbox System Generator para Simulink, em um modelo comportamental Simulink, que integra o código VHDL e os blocos nativos do Simulink. Os resultados da simulação via emulação em software realizaram a verificação do código VHDL frente ao modelo teórico implementado inicialmente. A cosimulação de hardware, na qual a simulação do código VHDL ocorre pela execução do código VHDL sintetizado dentro do próprio FPGA, permitiu a validação da técnica da contagem de pulsos. Porém, para a técnica da demodulação de quadratura, verificou-se que o processo de gerenciamento da troca de dados entre o Simulink e o FPGA pelo System Generator, introduziu erros na utilização do passo de tempo máximo do solver do Simulink, permitindo a validação da técnica apenas no intervalo de defasagem [10°,160°]. Palavras-chave: bioimpedância, medição de fase, SFBIA, DFT, VHDL, cosimulação de hardware, Simulink, system-generator, FPGA, contagem de pulsos, demodulação de quadratura, Radix-4, ajuste de elipse, ajuste de senóide, figura de Lissajous, PWM, modulação de largura de pulso; === Abstract: In the research for a complex impedance determination solution for SFBIA (Single Frequency Bioelectrical Analysis) 50 kHz bioimpedance measurement applications, seven phase and magnitude signal usual measurement techniques had been identified. These techniques are: ellipse fit, sinusoidal fit, discrete Fourier transform, quadrature demodulation, pulse width modulation, direct digital measurement by pulse counting and a Lissajous figure variety. All these seven techniques had been implemented via Simulink mathematical models for phase angular resolution verification and mathematical limitations identification. The initial results showed that only the pulse width modulation technique was not able to represent the stablished 0.1° angular resolution, also, the ellipse fit technique could not predict correctly phase values around 0° and 180°. The seven techniques were parameterized according their use of logical resources such as latches, RAM, ROM, clock frequencies and the total number of required mathematical operations. The mathematical operations that were considered are: addition, subtraction, multiplication, division, root extraction, sine and arcsine. Based on the data of clock pulses usage by type of mathematical operation from an ip core of floating-point arithmetic, FPU100 version 19, the computational demand in number of clock cycles for each of the previously identified techniques were estimated. It was considered the use of a single FPU100 ip core and no pipelining. The comparison based on the logical resources utilization and the computational demands have shown that regarding the hardware cost, the quadrature demodulation method is the best one among all the others noise immunity methods tested, and that, the method of pulse counting is the best one regarding hardware usage between the methods with no noise immunity tested. These two methods were implemented via VHDL and simulated through the system-generator toolbox for Simulink, using a behavioral model which integrated the VHDL code with the Simulink native blocks. The results obtained via the software emulation of VHDL code verified the same results obtained with the initial Simulink mathematical models. The hardware cosimulation, in which the synthetized VHDL code is executed inside the FPGA itself, validated the pulse counting method. However, it was found that during the quadrature demodulation cosimulation, in the data exchange management process between the Simulink and the FPGA, the system-generator introduced errors in the maximum step size value of the Simulink solver allowing the validation of phase values only in the phase range of [10°,160°]. Keywords: bioimpedance, phase difference measurement, FPGA, DDM, discrete Fourier transform, quadrature demodulation, pulse width modulation, Lissajous figure, SFBIA, Simulink, FPGA, system-generator, hardware cosimulation;