| Summary: | === White-box verification is a technique that reduces observabihty problems by locating a failure during design simulation without the need to propagate the failure to the I/O pins. White-box verification in chip level designs can be implemented using assertion checkers to ensure the correct behavior of a design. With chip gate counts growing exponentially,
today's verification techniques, such as white-box, can not always ensure a bug free design. This work proposes an assertion processor to be used with synthesized assertion checkers in released products to enable intelligent debugging of deployed designs. Extending white-box verification techniques to deployed products helps locate errors that were not found during simulation/emulation phases. We present results of the insertion of assertion checkers and an assertion processor in three different microprocessor cores. We also show that the insertion of these assertion checkers added minimal area and speed overheads to the design. === Verificação caixa-branca é uma técnica que reduz problemas de observabilidade localizando um erro durante a simulação sem a necessidade de propagação da falha para os pinos de E/S. No desenvolvimento de circuitos integrados, a verificação caixa-branca pode ser implementada através de asserções. Asserções são monitores instanciados pelo projetista de forma a garantir o comportamento correto do circuito integrado. Com a complexidade dos circuitos integrados crescendo exponencialmente, as técnicas tradicionais de verificação como a verificação caixa-branca, nem sempre são suficientes para localizar todos os erros de um projeto. Este trabalho propõe um processador de asserções para ser usado conjuntamente com asserções sintetizadas de forma que um circuito integrado possa ser verificado depois de sua comercialização. A extensão de técnicas de verificação caixa-branca para circuitos integrados já comercializados permite a localização de erros não identificados nas etapas de simulação/emulação. Resultados da inserção do processador de asserções em três diferentes microprocessadores são apresentados. A inclusão destas asserções apresentou um custo mínimo de área e velocidade nestes microprocessadores.
|
|---|
