| Summary: | Submitted by repositorio repositorio (repositorio@unifei.edu.br) on 2018-05-21T18:32:14Z
No. of bitstreams: 1
dissertacao_0039010.pdf: 2221663 bytes, checksum: 58bc21f0e5973e73018cd49f36c833ec (MD5) === Made available in DSpace on 2018-05-21T18:32:14Z (GMT). No. of bitstreams: 1
dissertacao_0039010.pdf: 2221663 bytes, checksum: 58bc21f0e5973e73018cd49f36c833ec (MD5)
Previous issue date: 2012-03 === Este presente trabalho descreve uma implementação CMOS em tecnologia ON 0.5 µm de um amplificador operacional de transcondutância (OTA) Folded Cascode projetado para gerar ruído referenciado à entrada (Input Referred Noise) mínimo para aplicações em arrays de sistemas integrados em chip (SoC) destinados a medições em eletroencefalogramas. É também descrita uma rede de realimentação proporcional, integral e derivativa (PID), imple_ mentada em pequena área de Silício, utilizando-se de um pseudo-resistor pMOS de alta resistência e pequenas capacitâncias de integração para controle de ganho em malha fechada através de chaves nMOS insensíveis a parasitas. Resultados de simulações pos layout mostram que o amplificador neural desenvolvido atinge em torno de 2.2 µVrms de ruído referenciado à entrada para 6 µA de corrente drenada total para uma tensão de alimentação de ± 1.8 V, obtendo assim um fator de eficiência à ruído (NEF) de 4.55 para uma largura de banda de 1.96 kHz e ganho central de 40.22 dB.
|
|---|
