Síntese de controladores síncronos com redução da atividade do relógio.
Os projetistas de sistemas digitais por várias décadas se preocupavam somente com redução de área e aumento de desempenho ligado ao tempo de ciclo. Devido a alta integração da tecnologia VLSI onde a elevada dissipação de potência é prejudicial, a alta demanda por eletrônica móvel e também o aumento...
Main Author: | Leonardo Romano |
---|---|
Other Authors: | Duarte Lopes de Oliveira |
Format: | Others |
Language: | Portuguese |
Published: |
Instituto Tecnológico de Aeronáutica
2010
|
Subjects: | |
Online Access: | http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1013 |
Similar Items
-
Síntese automática de controladores assíncronos modo rajada estendida com relógio local
by: Diego Penteado Nunes Pinto Bompean
Published: (2013) -
Controle digital de retificador trifásico utilizando controlador DSP
by: Holdefer, Antônio Eliseu
Published: (2012) -
Contribuição a analise e sintese de circuitos digitais
by: Madureira, Marcos Cesar Garber de
Published: (1987) -
Análise modelagem e controle de retificadores PWM trifásicos
by: Borgonovo, Deivis
Published: (2013) -
Filtros ativos série para a compensação de harmônicas de tensão
by: Ribeiro, Enio Roberto
Published: (2012)